

4/5/1 (Item 1 from file: 351)
 DIALOG(R) File 351:Derwent WPI
 (c) 2001 Derwent Info Ltd. All rts. reserv.

010240803 **Image available**

WPI Acc No: 1995-142058/199519

XRPX Acc No: N95-111718

Image processing system for multiple copying machines - incorporates relay which relays digital image signal from lower address station to higher address station which are connected in series by interface unit provided in each station

Patent Assignee: CANON KK (CANO)

Inventor: KITAMURA T; KURITA M; SUZUKI Y; UTAGAWA T

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 7065145	A	19950310	JP 93209395	A	19930824	199519 B
US 5715066	A	19980203	US 94288304	A	19940810	199812

Priority Applications (No Type Date): JP 93209395 A 19930824

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 7065145 A 21 G06T-001/00

US 5715066 A 24 H04N-001/32

Abstract (Basic): JP 7065145 A

The image processing system incorporates two or more sets of copying machines connected to two or more stations with address values. An interface unit is provided in each station. The first interface unit of station 1 is connected to the second interface unit of station 2 which is connected to the third interface unit of station 3 and so on. The first interface unit is connected with a host computer.

A reading part of the image processor reads the original placed in a platen glass. The image signal from the reading part is digitised and the resulting digital image signal is memorised. This digital image signal is output to the first station and the first interface unit generates the digital image signal in the first station. A relay relays the digital image signal obtained from the first station to the second station. The second interface unit generates the digital image signal obtained from the first station. Similarly the digital image signal from the lower address station is relayed to the higher address station.

ADVANTAGE - Transmits image data to external device, provides extendibility by connecting two or more image processors in series and transmitting image signal from arbitrary image processor to every image processor.

Dwg.13/13

Title Terms: IMAGE; PROCESS; SYSTEM; MULTIPLE; COPY; MACHINE; INCORPORATE; RELAY; RELAY; DIGITAL; IMAGE; SIGNAL; LOWER; ADDRESS; STATION; HIGH; ADDRESS; STATION; CONNECT; SERIES; INTERFACE; UNIT; STATION

Derwent Class: S06; T01; W02

International Patent Class (Main): G06T-001/00; H04N-001/32

International Patent Class (Additional): H04N-001/00

File Segment: EPI

4/5/2 (Item 1 from file: 347)

DIALOG(R) File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

04772545 **Image available**

IMAGE PROCESSOR AND IMAGE PROCESSING SYSTEM

PUB. NO.: 07-065145 JP 7065145 A]

PUBLISHED: March 10, 1995 (19950310)

INVENTOR(s): KURITA MITSURU
 KITAMURA TOSHIYUKI
 SUZUKI YASUMICHI
 UTAGAWA TSUTOMU

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)
APPL. NO.: 05-209395 [JP 93209395]
FILED: August 24, 1993 (19930824)
INTL CLASS: [6] G06T-001/00; H04N-001/00
JAPIO CLASS: 45.9 (INFORMATION PROCESSING -- Other); 44.7 (COMMUNICATION
-- Facsimile)
JAPIO KEYWORD: R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements, CCD &
BBD)

ABSTRACT

PURPOSE: To provide the image processor and its system which are superior in expandability.

CONSTITUTION: The system is constituted by connecting plural digital copying machines (station) having common constitution, namely, a station 1001 (address value '0') and a station 1002 (address value '1'), the station 1002 and a station 1003 (address value '2'), and the station 1003 and a station 1004 (address value '3'). The interface parts of the stations 1001-1004 output image signals generated by the respective stations to the stations which are high and low in connection address value, inputs the image signals from the stations which are high and low in connection address value, and repeat the image signals from the stations which are high in connection address value to the stations which are low or from the stations which are low in connection address value to the stations which are high.

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-65145

(43) 公開日 平成7年(1995)3月10日

(51) Int. Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 T 1/00				
H 0 4 N 1/00	1 0 7 B	8125-5L	G 0 6 F 15/ 62	A

審査請求 未請求 請求項の数7 O L (全 21 頁)

(21) 出願番号 特願平5-209395

(22) 出願日 平成5年(1993)8月24日

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 栗田 充

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72) 発明者 北村 敏之

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72) 発明者 鈴木 康道

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(74) 代理人 弁理士 大塚 康徳 (外1名)


最終頁に続く

(54) 【発明の名称】 画像処理装置及び画像処理システム

(57) 【要約】

【目的】 拡張性に優れた画像処理装置及びシステムを提供する。

【構成】 共通の構成をもつデジタル複写機(ステーション)を複数台、即ち、ステーション1001(アドレス値“0”)をステーション1002(アドレス値“1”)と、ステーション1002をステーション1003(アドレス値“2”)と、ステーション1003をステーション1004(アドレス値“3”)と接続してシステムを構築する。ステーション1001~1004各々にあるインタフェース部364では、各々のステーションで生成した画像信号を接続するアドレス値が上位及び下位のステーションに対して出力し、また接続するアドレス値が上位及び下位のステーションから画像信号を入力し、また、接続するアドレス値が上位のステーションから下位のステーションに、或は、アドレス値が下位のステーションから上位のステーションに画像信号を中継する。



いに接続して、これらをコントロールする中央制御装置を設けて1つのシステムを構成し、複数のプリンタ部を同時に駆動して高性能のプリント能力を確保するようなシステムなどが提唱されている。

【0003】このようにデジタル複写機を用いたシステム構成を考えた場合、複数プリンタ装置の同時駆動による高プリンティング速度の達成は大きなテーマといえる。

【0004】このようなシステムの構築には、各デジタル複写機に双方向のインタフェースを1つずつ設け、任意のデジタル複写機のリーダ部で読み取られた原稿画像を全てのデジタル複写機のメモリ部に書き込む構成が考えられてきた。

【0005】一方、リーダ部より得られる画像原稿に基づく画像データのみならず多種多様のデータソースに基づく画像データ（例えば、CG画像データ）を出力したいという要求は依然として高く、複数種類のデータ発生源からのデータを処理する機能がデジタル複写機を用いたシステムには求められている。

【0006】

【発明が解決しようとする課題】しかしながら上記従来例のシステム構成案では、各デジタル複写データ発生源となる装置の出力インタフェースがN個のデータ転送先装置の入力インタフェースに対してデータを転送しなければならないため、装置のデータ転送能力を考えると接続可能な装置数やインタフェースのケーブル長等が制限されシステム拡張性に欠けるという問題があった。

【0007】本発明は上記従来例に鑑みてなされたもので、システムの拡張性に富む画像処理装置及び画像処理システムを提供することを目的としている。

【0008】

【課題を解決するための手段】上記目的を達成するために本発明の画像処理装置は、以下のような構成からなる。即ち、画像原稿を光学的に読み取る読取手段と、前記読取手段が読み取った画像をデジタル画像信号に変換する変換手段と、前記デジタル画像信号を記憶する記憶手段と、前記デジタル画像信号を第1の外部装置に出力したり、或は、前記第1の外部装置において生成されたデジタル画像信号を入力するように前記第1の外部装置とのインタフェースをもつ第1インタフェース手段と、前記デジタル画像信号を第2の外部装置に出力したり、或は、前記第2の外部装置において生成されたデジタル画像信号を入力するように前記第2の外部装置とのインタフェースをもつ第2インタフェース手段と、前記第1の外部装置において生成されたデジタル画像信号を前記第2の外部装置に中継したり、或は、前記第1の外部装置において生成されたデジタル画像信号を前記第2の外部装置に中継する中継手段と、前記記憶手段に記憶されたデジタル画像信号、或は、前記第1の外部装置において生成され前記第1インタフェース手段によって入力さ

れたデジタル画像信号、或は、前記第2の外部装置において生成され前記第2インタフェース手段によって入力されたデジタル画像信号に基づいて画像を形成する画像形成手段とを有することを特徴とする画像処理装置を備える。

【0009】また他の発明によれば、N個の画像処理装置を有し、前記N個の画像処理装置は各々、画像原稿を光学的に読み取る読取手段と、前記読取手段が読み取った画像をデジタル画像信号に変換する変換手段と、前記デジタル画像信号を記憶する記憶手段と、前記デジタル画像信号を第1の外部装置に出力したり、或は、前記第1の外部装置において生成されたデジタル画像信号を入力するように前記第1の外部装置とのインタフェースをもつ第1インタフェース手段と、前記デジタル画像信号を第2の外部装置に出力したり、或は、前記第2の外部装置において生成されたデジタル画像信号を入力するように前記第2の外部装置とのインタフェースをもつ第2インタフェース手段と、前記第1の外部装置において生成されたデジタル画像信号を前記第2の外部装置に中継したり、或は、前記第1の外部装置において生成されたデジタル画像信号を前記第2の外部装置に中継する中継手段と、前記記憶手段に記憶されたデジタル画像信号、或は、前記第1の外部装置において生成され前記第1インタフェース手段によって入力されたデジタル画像信号、或は、前記第2の外部装置において生成され前記第2インタフェース手段によって入力されたデジタル画像信号に基づいて画像を形成する画像形成手段とを有し、前記N個の画像処理装置すべてに互いに重複し合わない唯一の値をもつ装置アドレス値 ($A_i, i = 1, N$) が割り振られ、前記装置アドレス値が $A_{i-1} < A_i < A_{i+1}$ となるように、前記N個の画像処理装置各々の第1インタフェース手段と第2インタフェース手段とを用いて前記N個の画像処理装置を直列に接続することを特徴とする画像処理システムを備える。

【0010】

【作用】以上の構成により本発明は、読取手段によって読み取られ変換手段によって変換されたデジタル画像信号、或は、第1の外部装置において生成され第1インタフェース手段によって入力されたデジタル画像信号、或は、第2の外部装置において生成され第2インタフェース手段によって入力されたデジタル画像信号に基づいて画像を形成し、読取手段によって読み取られ変換手段によって変換されたデジタル画像信号を第1及び/或は第2インタフェース手段によって第1及び/或は第2外部装置に出力し、また、第1の外部装置において生成されたデジタル画像信号を第2の外部装置に中継したり、或は、第1の外部装置において生成されたデジタル画像信号を第2の外部装置に中継するよう動作する。

【0011】また他の発明によれば、上記のN個の画像処理装置を、各々の第1及び第2インタフェースを用い

【0024】図5は上記構成のインタフェースを用いてタンデムシステムを構築した際に通信線1204~1207を介して行われる通信に用いられる主なコマンドを示す図である。

【0025】インタフェースクリアコマンド(コード“10”)は、タンデムシステムにかかわるパラメータをリセットするためのもので、システムアドレスが0に定義されているマスタステーションが自分自身の初期化終了後に、マスタステーションと各スレーブステーションに発行し、マスタステーションではOFFER*を入力モードに固定する。一方、各スレーブステーションではこのコマンドを受けてATN*を入力モードに固定し、内部パラメータを初期化する。

【0026】ステータス要求コマンド(コード“03”)は、タンデムシステムに接続されているスレーブステーションの状態等の情報収集のためのポーリングコマンドで、マスタステーションがインタフェースクリアコマンド発行後、一定時間において各スレーブステーションに向けて発行される。このコマンドはパラメータとしてスレーブステーションを指定するための要求先アドレスを含んでいる。

【0027】ステータス転送コマンド(コード“05”)は、ステータス要求コマンドにより指定されたスレーブステーションが自分自身の状態をタンデムシステム中の各ステーションに報告するためのコマンドである。マスタステーションからの指定があった場合は一定時間内にこのコマンドを発行しなければならない。このコマンドには、自分のシステムアドレスや、エラー有り無し、ウェイト中やコピー中を表わす各種フラグ、用紙の種類や用紙の有無等のパラメータが含まれる。マスタステーションからのステータス要求コマンドで指定されたスレーブステーションが一定時間を経過してもステータス転送コマンドを発行しない場合は、マスタステーションは指定したスレーブステーションがタンデムシステム中に接続されていないものと判断する。

【0028】プリントスタートコマンド(コード“01”)は、画像を転送するステーションが、どのステーションを使用してプリント動作をするのか、また、使用される各ステーションにどのようにプリント枚数を分配するのか等を指定し、使用されるステーションに画像受信準備をさせるためのコマンドである。このコマンドには、画像転送元アドレス、要求先アドレス、用紙サイズ、プリント枚数等がパラメータとして含まれる。

【0029】画像転送終了コマンド(コード“06”)は、画像転送元ステーションが他のステーションに対して画像転送の終了を報告するためのものである。

【0030】図6はステーション1001~1004に設けられた操作パネルの表示例を示す図である。図6ではどのステーションが使用可能、或は、使用不可能であるかの情報が表示されている。

【0031】[デジタル複写機の詳細な構成(図7~図12)] 図7に本実施例においてステーション1001~1004として用いているデジタル複写機の構成を示す側断面図である。このデジタル複写機は、カラー原稿を読み取り、さらに、デジタル編集処理等を行うカラーリーダ部351と、異なった感光ドラムを持ち、カラーリーダ部351から送られる各色のデジタル画像信号に応じてカラー画像を再現するプリンタ部352で構成される。

【0032】また、図7において、101はCCD、353はデジタル画像処理部、354は図6で言及した操作パネル、355は原稿台ガラス(プラテン)、356は鏡面圧板、357はハロゲンランプ、358~360はミラー、361はCCD101上にハロゲンランプ357の反射光を集光するレンズ、362はハロゲンランプ357とミラー358を収容するキャリッジ、363はミラー359~360を収容するキャリッジ、364は他ステーション或はIPU1008とのインタフェース(I/F)部である。キャリッジ362は速度 v 、キャリッジ363は速度 $v/2$ で、CCD101の電氣的走査(主走査)方向に対して垂直方向に機械的に動くことによって、画像原稿全面を走査(副走査)する。

【0033】<カラーリーダ部351の構成> 図8はカラーリーダ部351のデジタル画像処理部353の詳細な構成を示すブロック図である。原稿台ガラス355上のカラー原稿はハロゲンランプ357で露光され、その反射像がCCD101にて撮像され電気信号に変換され、その電気信号がデジタル画像処理部353に入力される。

【0034】CCD101から入力された電気信号は、A/D変換器及びサンプルホールド(S/H)回路102においてサンプルホールドされてA/D変換され、RGB成分のデジタル信号が生成される。そのRGBデータはシェーディング回路103にてシェーディング補正及び黒補正がなされ、入力マスキング回路104にてNTSC信号への補正がなされる。セレクト124(不図示のCPUからの信号126によって制御される)では画像原稿から生成された画像信号(A₁~A₃側)、或は、外部装置から画像信号(B₁~B₃側)のいずれかを選択し、その選択された信号を変倍回路105に入力する。変倍回路105は主走査方向への拡大もしくは縮小を行い、その結果をLOG回路123及びセレクト125(不図示のCPUからの信号127によって制御される)に入力する。

【0035】さてLOG回路123の出力はメモリ部106に入力され、ビデオデータが記憶される。メモリ部106にはYMC成分データでカラーデータが格納されており、そのカラーデータは後述する4個の感光ドラムへの潜像形成のそれぞれのタイミングに合わせて読み出される。

倍回路105→LOG回路123→メモリ部106→セ
レクタ125 (A入力を選択)→マスキングUCR回路
107→γ回路109→エッジ強調回路110→プリン
タ部352

②ビデオバスセクタ130及びその周辺回路の信号設
定

以下の通りである。

【0046】信号506、信号513、信号528、信
号529→ハイ“1”

信号537→ハイ“1”

信号509、511、517→X

信号521→X

信号537→ハイ“1”

(外部インタフェース出力モード)

①ビデオの流れ..

以下の通りである。

【0047】画像原稿→CCD101→A/D及びS/
H回路102→シェーディング回路103→入力マスキ
ング回路104→セクタ124 (A入力を選択)→変
倍回路105→セクタ125 (B入力を選択)→マス
キングUCR回路107→γ補正回路109→エッジ強
調回路110→ビデオバスセクタ130→ビデオイン
タフェース205→外部へ

②ビデオバスセクタ130及びその周辺回路の信号設
定

以下の通りである。

【0048】信号506、信号513→ハイ“1”

信号509、信号511→X

信号517、信号521、信号528、信号529→ロ
ー“0”

信号537→ハイ“1”

(外部インタフェース入力モード)

①ビデオの流れ..

以下の通りである。

【0049】外部から→ビデオインタフェース205→
ビデオバスセクタ130→セクタ124 (B入力を選
択)→変倍回路105→LOG回路123→メモリ部
106→セクタ125 (A入力を選択)→マスキング
UCR回路107→γ補正回路109→エッジ強調回路
110→プリンタ部352

ここでメモリ106の副走査ライトイネーブルは領域生
成部に入力する536が用いられる。

【0050】②ビデオセクタ及びその周辺回路のI/
O設定

以下の通りである。

【0051】信号506→ロー“0”

信号509→ロー“0”

信号511→X

信号513→ハイ“1”

信号517→ロー“0”

信号521、信号528→ハイ“1”

信号529→ロー“0”

信号537→ロー“0”

<プリンタ部352の構成>図7において、301はレ
ーザ光を感光ドラム上に走査させるポリゴンスキャナで
あり、302は初段のマゼンタ(M)の画像形成部であ
り、303~305は各々、同様の構成のシアン
(C)、イエロ(Y)、ブラック(B)の各色について
の画像形成部である。

【0052】図10に示すように、ポリゴンスキャナ3
01は、レーザ制御部(不図示)によりMCYBk独立
に駆動されるレーザ素子401~404からのレーザビ
ームは各色成分のデータに基づいて感光ドラム上を走査
する。405~408は、走査されたレーザビームを検
知し主走査同期信号を生成するBD検知部である。本実
施例のように2枚のポリゴンミラーを同一軸上に配置
し、1つのモータで回転させる場合は、例えば、M、C
とY、Bk成分に基づくレーザビームでは主走査の走査
方向が互いに逆方向になる。そのため、通常、M、C画
像に対して、Y、Bk画像データは主走査方向に対して
鏡像になるようにする。

【0053】マゼンタ(M)画像形成部302におい
て、318はレーザ光の露光により潜像形成する感光ドラ
ム、303は感光ドラム318上の潜像にトナー現像
を行う現像機、304は現像機313に設置され、現像
バイアスを印加してトナー現像を行うスリーブであり、
315は感光ドラム318を所望に電位に帯電させる1
次帯電器、317は転写後の感光ドラム318の表面を
清掃するクリーナ、316はクリーナ317で清掃され
た感光ドラム318の表面を除電し1次帯電器315に
おいて良好な帯電を得られるようにする補助帯電器、3
30は感光ドラム318上の残留電化を消去する前露光
ランプであり、319は転写ベルト306の背面から放
電を行い感光ドラム318上のトナー画像を転写部材

(記録用紙など)に転写する転写帯電器である。
【0054】309、310は転写部材を収納するカセ
ットであり、308はカセット309、310から転写
部材を供給する給紙部であり、311は給紙部308に
より給紙された転写部材を転写部材に吸着させる吸着帯
電器であり、312は転写ベルト306の回転に用いら
れると同時に吸着帯電器311と対になって転写ベルト
306に転写部材を吸着帯電させる転写ベルトローラで
ある。

【0055】324は転写部材を転写ベルト306から
分離し易くするための除電帯電器、325は転写部材が
転写ベルト306から分離する際の剥離放電による画像
乱れを防止する剥離帯電器、326~327は分離後の
転写部材上のトナーの吸着力を補い画像乱れを防止する
定着前帯電器である。322~323は転写ベルト30
6を除電し転写ベルト306を静電的に初期化するため

タを取り入れずただデータの中継して別のステーション或は/及びIPUに転送する時には“自装置中継”と言う。また、自装置のアドレス値より小さいアドレス値をもつステーションは“下位アドレス装置”と、大きいアドレス値をもつステーションは“上位アドレス装置”という。

【0065】

モード1: IPU→自装置中継→下位アドレス装置
 モード2: IPU→自装置中継→上位アドレス装置
 モード3: IPU→自装置
 モード4: 下位アドレス装置→自装置中継→上位アドレス装置
 モード5: 下位アドレス装置→自装置
 モード6: 上位アドレス装置→自装置中継→下位アドレス装置
 モード7: 上位アドレス装置→自装置
 モード8: 自装置→IPU
 モード9: 自装置→下位アドレス装置
 モード10: 自装置→上位アドレス装置
 モード11: IPU→自装置中継→上位アドレス装置及び下位アドレス装置
 モード12: IPU→自装置及び自装置中継→下位アドレス装置
 モード13: IPU→自装置及び自装置中継→上位アドレス装置
 モード14: IPU→自装置及び自装置中継→上位アドレス装置及び下位アドレス装置
 モード15: 下位アドレス装置→自装置及び自装置中継→上位アドレス装置
 モード16: 上位アドレス装置→自装置及び自装置中継→下位アドレス装置
 モード17: 自装置→IPU及び下位アドレス装置
 モード18: 自装置→IPU及び上位アドレス装置
 モード19: 自装置→上位アドレス装置及び下位アドレス装置
 モード20: 自装置→IPU及び上位アドレス装置及び下位アドレス装置

なお、IPU1008とのデータ送受信及び中継にはインタフェース201が、下位アドレス装置とのデータ送受信及び中継にはインタフェース202が、そして、上位アドレス装置とのデータ送受信及び中継にはインタフェース203が用いられる。

【0066】このように、各ステーションが上位アドレス及び/或は下位アドレスのステーションへのデータ中継機能を有するので、これにより、あるステーションがアドレス値が遠く離れているステーションへのデータ転送する場合でも、その間に位置するステーションが次々にデータの中継することによりデータが送られることになる。従って、各ステーションからみれば、何台ステーションが接続されても、実際のデータ転送はアドレス値

ですぐ隣のアドレス値をもつ2つのステーションとのデータ送受信と、IPUとのデータ送受信のみとなるので、最大で3つの転送先(或は転送元)とのデータ送受信能力を備えれば良いことになる。

【0067】このように本実施例のデジタル複写機は、以上のようなデータ送受信及び中継モードを有しているため、タンデムシステムに何台のステーションが接続されようとも、各ステーション(デジタル複写機)のデータ転送先(或は転送元)は最大3つに限定されるので、このデジタル複写機を1つのステーションとして用い、図1～図2に示すように接続する限り、何台でもステーションを接続してデータの転送を行うことができる。

【0068】次に、各モードにおけるCPUからの制御信号BTCN0～BTCN10の状態と画像ビデオ信号と同期信号の流れは以下の通りである。

【0069】<モード1>

BTCN0→ハイ“1”
 BTCN1→ロー“0”
 BTCN2→ロー“0”
 BTCN3→ロー“0”
 BTCN4→ロー“0”
 BTCN5→X
 BTCN6→X
 BTCN7→ハイ“1”
 BTCN8→X
 BTCN9→ハイ“1”
 BTCN10→ロー“0”

ただし、Xは該当するモードの処理に当たっては無関係の信号を示す。

【0070】画像ビデオ信号と同期信号の流れは、図11に示す信号線参照番号に基づくなら以下のようになる。

【0071】238→219→221
 222→220→228→225
 238→236+220→226→225

<モード2>

BTCN0→ハイ“1”
 BTCN1→ロー“0”
 BTCN2→ロー“0”
 BTCN3→X
 BTCN4→ハイ“1”
 BTCN5→ロー“0”
 BTCN6→ロー“0”
 BTCN7→ハイ“1”
 BTCN8→ロー“0”
 BTCN9→ハイ“1”
 BTCN10→ロー“0”

画像ビデオ信号と同期信号の流れは、図11に示す信号線参照番号に基づくなら以下のようになる。

【0072】238→219→221

BTCN0→X
 BTCN1→ハイ “1”
 BTCN2→X
 BTCN3→ロー “0”
 BTCN4→ロー “0”
 BTCN5→X
 BTCN6→X
 BTCN7→ロー “0”
 BTCN8→X
 BTCN9→ハイ “1”
 BTCN10→ロー “0”

画像ビデオ信号と同期信号の流れは、図 1 1 に示す信号線参照番号に基づくなら以下になる。

【0079】238→220→228→225
 238→236+220→226→225

<モード10>

BTCN0→X
 BTCN1→ハイ “1”
 BTCN2→X
 BTCN3→X
 BTCN4→ハイ “1”
 BTCN5→ロー “0”
 BTCN6→ロー “0”
 BTCN7→ハイ “1”
 BTCN8→ロー “0”
 BTCN9→ハイ “1”
 BTCN10→ロー “0”

画像ビデオ信号と同期信号の流れは、図 1 1 に示す信号線参照番号に基づくなら以下になる。

【0080】238→220→228→233→237
 238→236+220→226→234→237

<モード11>

BTCN0→ハイ “1”
 BTCN1→ロー “0”
 BTCN2→ロー “0”
 BTCN3→ロー “0”
 BTCN4→ロー “0”
 BTCN5→ロー “0”
 BTCN6→ロー “0”
 BTCN7→ハイ “1”
 BTCN8→ロー “0”
 BTCN9→ハイ “1”
 BTCN10→ロー “0”

画像ビデオ信号と同期信号の流れは、図 1 1 に示す信号線参照番号に基づくなら以下になる。

【0081】238→219→221
 222→220→228→225
 222→220→228→233→237
 238→236+220→226→225
 238→236+220→226→234→237

<モード12>

BTCN0→ハイ “1”
 BTCN1→ロー “0”
 BTCN2→ロー “0”
 BTCN3→ロー “0”
 BTCN4→ロー “0”
 BTCN5→X
 BTCN6→ハイ “1”
 BTCN7→ハイ “1”
 BTCN8→X
 BTCN9→ハイ “1”
 BTCN10→ロー “0”

画像ビデオ信号と同期信号の流れは、図 1 1 に示す信号線参照番号に基づくなら以下になる。

【0082】238→219→221
 222→220→238
 222→220→228→225
 238→236+220→226→225

<モード13>

BTCN0→ハイ “1”
 BTCN1→ロー “0”
 BTCN2→ロー “0”
 BTCN3→X
 BTCN4→ハイ “1”
 BTCN5→ロー “0”
 BTCN6→ロー “0”
 BTCN7→ハイ “1”
 BTCN8→ロー “0”
 BTCN9→ハイ “1”
 BTCN10→ロー “0”

画像ビデオ信号と同期信号の流れは、図 1 1 に示す信号線参照番号に基づくなら以下になる。

【0083】238→219→221
 222→220→238
 222→220→228→233→237
 238→236+220→226→234→237

<モード14>

BTCN0→ハイ “1”
 BTCN1→ロー “0”
 BTCN2→ロー “0”
 BTCN3→ロー “0”
 BTCN4→ロー “0”
 BTCN5→ロー “0”
 BTCN6→ロー “0”
 BTCN7→ハイ “1”
 BTCN8→ロー “0”
 BTCN9→ハイ “1”
 BTCN10→ロー “0”

画像ビデオ信号と同期信号の流れは、図 1 1 に示す信号線参照番号に基づくなら以下になる。

BTCN3→ロー“0”
 BTCN4→ロー“0”
 BTCN5→ロー“0”
 BTCN6→ロー“0”
 BTCN7→ハイ“1”
 BTCN8→ロー“0”
 BTCN9→ハイ“1”
 BTCN10→ロー“0”

画像ビデオ信号と同期信号の流れは、図11に示す信号線参照番号に基づくなら以下になる。

【0090】238→219→221

238→220→222

238→228→225

238→228→233→237

238→220+236→226→225

238→220+236→226→234→237

【IPUの構成説明】図12は画像メモリユニット（IPU）1008の内部構成を示すブロック図である。IPU1008は、外部機器のカラー画像信号（各ステーションのカラーリーダ部351からの画像データやホスト1009からの画像データ）を画像メモリ604に記憶する機能と、外部機器（ここでは各ステーションのカラーリーダ部351）と同期をとって外部機器に画像メモリに記憶されたデータを出力する機能を有する。

【0091】次にそれぞれの機能について説明する。

（1）カラー画像信号の画像メモリへの書き込み

入力モードに設定された外部インタフェース609から入力されるRGB信号616～618（各8ビット）は、トライステートバッファ610と信号線620～622を介して周波数変換部613（FIFOが使用されている）に送られる。この時、トライステートバッファ610及び612はイネーブル状態に、また、別のトライステートバッファ611はディスイネーブルになるようにCPU603で制御される。

【0092】次に周波数変換部613では書き込みクロック信号として外部クロック（3ビットの信号618の内の1ビット）、書き込みリセット信号として外部主走査同期信号（3ビットの信号618の内の1ビット）、書き込みイネーブル信号として外部主走査同期信号（3ビットの信号618の内の1ビット）を用い、一方、読み出しクロック信号として内部クロック（VCKIPU）、読み出しリセット信号として内部主走査同期信号（外部主走査同期信号及びVCKIPUによって内部SYNC発生器614で生成されるHSYNCIPU）、読み出しイネーブル信号（内部主走査同期信号及びVCKIPUによりエリアイネーブル生成器（不図示）により発生されるENIPU2）を制御信号として用いることにより、外部の画像クロックとメモリユニット内の画像クロックとの同期がとられ（主走査同期信号はカラーリーダ部351のものが使用される）、ここからの出力

信号623～625はデータコントローラ607を介して画像メモリ604に書き込まれる。

【0093】なお、画像メモリ604は1画素についてRGB各8ビット計24ビット分の容量を持ち、この時のメモリ制御信号の制御は、外部副走査イネーブル信号（2ビットの信号619の内の1ビット）やHSYNCIPU等に基づいてセクタ608を介して、アドレスコントローラ606によって行なわれる。

【0094】次にホスト1009から画像メモリ604への書き込みについて説明する。

【0095】ホスト1009からCPU603へは、例えば、GPIB等で送られた画像データが外部インタフェース609及び信号線601を介してCPU603のメモリ（不図示）に蓄積される。そして、CPU603がアドレスコントローラ605、データコントローラ607、セクタ608を制御して、画像メモリ604にホスト1009からの画像データを書き込むことで実現される。ここで、この画像転送はDMAを用いても良い。

（2）外部機器へのカラー画像データ出力

画像メモリ604に記憶されたデータは、データコントローラ607、トライステートバッファ611を経て、外部インタフェース609を介して、カラーリーダ部351の外部インタフェースに対して出力されるように、外部インタフェース609、トライステートバッファ612から入力される主走査同期信号及び副走査同期信号に基づいてアドレスコントローラ606で生成されるアドレスにより画像メモリ604から読み出される。この時、ENIPU2はディスイネーブル状態、トライステートバッファ611～612はイネーブル状態に、トライステートバッファ610はディスイネーブル状態になるようCPU603で制御される。

【0096】次に、以上の構成のタンデムシステムを用いて、ある一つステーションのリーダの原稿台上に置かれた原稿画像を複数のステーションから出力する際の手順を説明する。

【0097】図1に示すように4台のステーション1001～1004がタンデムシステムに接続されていて、ステーション1001のカラーリーダ部351のプラテン555上に原稿画像となるものが置かれているとする。ステーション1001のカラーリーダ部351の図6に示すような操作パネルの画面を操作して、ステーション1002～1004に異常がなく使用できることを確認した後、全てのステーション1001～1004を用いて出力するように設定し、コピー枚数を設定する。

【0098】ステーション1001のコピースタートキーを押下すると、これを契機にしてステーション1001は設定されたコピー枚数を各ステーションに分配し、全てのステーションに向けてプリントスタートコマンドを発行する。ステーション1002～1004は、この

他のステーションを表示することによって、利用者の便宜を図っている。

【0110】従って本実施例に従えば、1つのステーションのプラテンに置かれた原稿画像を入力してデジタル画像データに変換し、そのデータを他のステーションに転送して、原稿画像を入力したステーションのみならず、他のステーションからも同様の画像をプリント出力することができる。

【0111】なお本実施例で用いた複数のステーションにはマスタとスレーブという主従関係がある例について説明したが本発明はこれに限定されるものではない。例えば、タンデムシステムにおいて、マスタステーションを定義せず、即ち、マスタステーションのみが用いているインタフェースクリアコマンドとステータス要求コマンドをコマンド体系の中に用意せず、各々のステーションが電源立ち上げ時の自分自身の初期化が終了するとその後一定時間間隔で（もちろん他のステーションが何もコマンドを送っていない合間に）ステータス転送コマンドを発行するような構成としても良い。

【0112】この場合、システム全体を制御するマスタステーションを定義しないので、互いに対するステーションのステータス転送タイミング制御やその情報の授受確認が難しくシステム全体のスループットのある程度の低下は免れないが、ステーション相互の通信制御やコマンド体系は簡略化することができる。

【0113】また本実施例では図11の論理回路が示すように各ステーションが上位アドレス装置（ステーション）と下位アドレス装置（ステーション）との間で双方向のビデオ画像信号送受信を行えるような構成としたが本発明はこれに限定されるものではない。例えば、図13の論理回路図が示すように、下位アドレス装置からビデオ画像信号受信のみを上位アドレス装置に対してはビデオ画像信号送信のみを行えるように装置を構成しても良い。この場合、その装置をステーションとして複数台接続するシステムでは下位アドレスのステーションから上位アドレスへのステーションへのビデオ画像信号の転送は可能となるが、上位アドレスのステーションから下位アドレスへのステーションへのビデオ画像信号の転送は不可能となる。

【0114】図13に示す回路の構成と、その回路における画像ビデオ信号の流れを図11で説明した回路と比較して相違点のみを説明すると以下ようになる。

【0115】まずインタフェース202はビデオ画像信号入力専用となり、双方向バッファ209に代わってトライステートバッファ701が設けられる。トライステートバッファ701には制御信号BTCN4のみがG端子に印加される。トライステートバッファ701は、BTCN4がロー“0”のときにイネーブルに、ハイ“1”のときにハイインピーダンスとなる。

【0116】次にインタフェース203はビデオ画像信

号出力専用となり、双方向バッファ210に代わってトライステートバッファ702が設けられる。トライステートバッファ702には制御信号BTCN6のみがG端子に印加される。トライステートバッファ702は、BTCN6がロー“0”のときにイネーブルに、ハイ“1”のときにハイインピーダンスとなる。

【0117】また、上位アドレスのステーションから下位アドレスへのステーションへのビデオ画像信号の中継は行わないので、D型フリップフロップ213とトライステートバッファ214は削除される。また、制御信号BTCN3、BTCN5、BTCN7は用いない。

【0118】以上の変更によって、データ送受信転送モードは、モード2～5、モード8、モード10、モード13、モード15、モード18の9つとなる。

【0119】このように構成することで、タンデムシステムを構築したときに画像データの転送方向に関して制限が設けられる、即ち、あるステーションで画像原稿の読み込みを行うとその画像出力に関して自分のアドレス値より上位のアドレス値をもつステーションしか用いることができなくなるが、接続可能なステーション台数に制限はなく、かつ、データ転送制御がより簡単にできるという利点がある。

【0120】尚、本発明は、複数の機器から構成されるシステムに適用しても良いし、1つの機器から成る装置に適用しても良い。また、本発明は、システム或は装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。

【0121】


【発明の効果】以上説明したように本発明によれば、画像処理装置は読取手段によって読み取られ変換手段によって変換されたデジタル画像信号を第1及び/或は第2インタフェース手段によって第1及び/或は第2外部装置との間でデジタル画像信号を入出力し、また、第1の外部装置において生成されたデジタル画像信号を第2の外部装置に中継したり、或は、第1の外部装置において生成されたデジタル画像信号を第2の外部装置に中継するので、実際の画像信号転送は最大2ヶ所とだけとなり、画像転送能力を抑えて装置を構成できるという効果がある。

【0122】また他の発明によれば、上記の画像処理装置をN個用い画像処理装置各々の第1及び第2インタフェースによって、N個の画像処理装置を直列に接続して画像処理システムを構成することができるので、任意の個数の画像処理装置を用いてシステムを構成しても、任意の画像処理装置からどの画像処理装置に対しても画像信号を転送でき画像形成を行わせることができるという効果がある。これにより、柔軟な拡張性をもったシステムを容易に構築することができるという利点がある。


【図面の簡単な説明】

【図1】本発明の代表的な実施例であるカラー複写機を

【図 3】



【図 4】



【図 5】

コード	コマンド	内 容
10	インタフェースクリア	マスタステーションが電源立ち上げ時の 自分自身の初期化終了後に発行
01	プリントスタート	画像の転送元が発行 スタート要求元アドレス・スタート要求先アドレス・ 用紙選択・枚数などが含まれる
03	ステータス要求	マスタステーションが一定間隔で発行する 要求先アドレスを含む
05	ステータス転送	マスタステーションの発行するステータス要求に応じて、 スレーブステーションは一定時間以内に このコマンドを発行する 自分のアドレスに続いてプリントステータスや エラーの有無などを含む
06	画像転送終了	画像の転送元が画像転送終了後に発行

【例 8】




Figure 1 is a block diagram of the system architecture. It includes a CPU (603) connected to a CPU bus (605). The CPU bus connects to an address controller (606), a selector (606), and an image memory (604). The image memory is connected to a data controller (607). The data controller is connected to a data bus (601) and a frequency divider (611). The frequency divider is connected to an external interface (615) and an internal sync generator (614). The internal sync generator is connected to an HSYNC input (HSNC IPU). The diagram also shows various other components like a frequency divider (612), a frequency divider (613), and a frequency divider (614).

(72)発明者 歌川 勉
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内